解读 47 · 接线表逐行解读
解读对象:
microduck-replica/hardware/imu_to_dxl/imu_to_dxl-接线表.md(23 个网络,方案稿未经实物验证)
需要的前置:解读 44(看懂 U1/U2 两个芯片);[第 08 课../course/08-看懂电路图.md读图五步法。
接线表是什么:图的文字版
原理图PDF看着直观,但核对"每个引脚到底连了什么"时,一张逐行表格更可靠。这张表的方法论写在构建日志 2026-09-06:网络名 + 引脚名,引脚编号交给立创 EDA 的商城符号自动对应——不凭记忆写编号。所谓"网络",就是电气上连成一体的所有点;EDA 画图时靠同名网络标签连接,拼写错 = 断网,这是表头自查清单的第一条。
先吃透四个电源网络
读任何接线表,先读电源类网络(macOS 图纸指南也这么建议):VDD_BUS(总线原压)→ VDD_F(保险丝 F1 之后)→ +3V3(LDO 之后)→ GND。电源链读完,等于给全板定了坐标系:
VDD_BUS= J1.2 · J2.2 · J4.2 · J5.2 · F1.1——四个座子的电源脚走直通铜皮 0.76 mm,因为挂在链条中间时下游全部舵机电流都要从这块板借道(JST EH 单座额定仅 3 A,所以推荐挂链条末端)。+3V3一串挂了 MCU、IMU、缓冲器、上拉电阻、调试口——数一数每个脚,确认没有谁被漏供电。
逐行读四个上拉电阻(这张表的灵魂)
| 位号 | 拉住谁 | 为什么 |
|---|---|---|
| R1 10k | SPI_CS | 上电/复位期间 PA4 高阻,CS 浮着可能被 IMU 误判模式。必须 |
| R2 10k | NRST | 芯片内部已有约 40kΩ 弱上拉,外挂 10kΩ 加强抗干扰 |
| R4 10k | DE | 1OE# 低电平才使能发送;此脚浮成低,本板就往总线灌数据、与 15 个舵机撞车。必须 |
| R5 10k | DXL_DATA | 总线空闲无人驱动时,CMOS 输入浮空有穿透电流、UART 可能把噪声当起始位 |
R4、R5 是 2026-09-06 按社区评审意见补的——表里原话:"此前只在 CS 上做了上拉,同样的道理没有推广到 DE,这是漏项"。同一种失效模式(高阻期间无确定电平)要在每个同类引脚上过一遍,这是漏项的普遍成因。
两处需要口径说明的地方
- VDD_BUS 的下限有两种口径:接线表写 6.0–8.4 V,设计规格/速查表写带载 6.6–8.2 V(6.6 V 是带载下限、触发关机的阈值)。两种口径,以设计规格为准;接线表的 6.0 V 偏保守,器件选型按更低的算反而安全。
- 脚序两套相反:J1/J2 是
GND/V+/DATA,J4/J5 是DATA/V+/GND(配飞特 HD-1910,其线序与 Dynamixel 头尾颠倒)——照抄 J1 的网络给 J4 会接反,已从 PCB 网表反读复核(2026-09-08)。
悬空脚也要写
表尾专列"悬空脚":U1 只有 20 脚完全空闲(并了四个 GPIO 留作后用),3 脚已引焊盘作晶振预留位、默认不贴;U2 的 SDx/SCx 看似悬空、实际必须接地(ST DS13510 Table 1)。"没连"和"必须不连"是两回事,表格把两者都显式声明,才轮得到别人复核。
你带走的收获
- 网络表思维:连接的本质是"同名",名字是契约——表格、原理图、PCB 三处拼写必须逐字一致。
- 每个引脚都要有去处:供电、接地、信号、上拉、NC,五选一;说不出去处的引脚就是隐患。
- 上拉电阻的通用判据:这个脚在"芯片没准备好"的窗口期是什么电平?不确定就给它一个默认值。
- 表格要有版本和勘误:接线表里"2026-09-06 补 R4/R5""2026-09-08 更正脚 3 网络"这类记录,和连接本身一样有价值。